## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-233140

(43) Date of publication of application: 16.08.2002

(51)Int.CI.

HO2M 3/155 H01L 23/12 H01L 25/00

(21)Application number: 2001-021453

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

30.01.2001


(72)Inventor: HAYASHI YOSHITOMO


## (54) MICROMINIATURE POWER CONVERTER


## (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the size of a power converter including a semiconductor device substrate, a thinfilm laminated and flat magnetic induction element, an input and output smoothing capacitor.

SOLUTION: The semiconductor substrate 24 of a micro power circuit IC and a thin-film inductor 31 are stuck in piles, or integrally formed on a laminated ceramic array 21 that functions as a substrate with an input and output smoothing capacitor formed therein, and are electrically connected.







## **LEGAL STATUS**

[Date of request for examination]

13.11.2002

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁 (JP)

# Y12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-233140 (P2002-233140A)

(43)公開日 平成14年8月16日(2002.8.16)

(51) Int.Cl.7		識別記号	FΙ		Ī	-7J-ド( <del>参考</del> )
H02M	3/155		H02M	3/155	Y	5 H 7 3 0
					Z	
H01L	23/12		H01L	25/00	В	
	25/00			23/12	В	

審査請求 未請求 請求項の数28 OL (全 9 頁)


(21)出願番号	特願2001-21453(P2001-21453)	(71)出願人 000005234
		富士電機株式会社
(22)出願日	平成13年1月30日(2001.1.30)	神奈川県川崎市川崎区田辺新田1番1号
		(72)発明者 林 善智
		神奈川県川崎市川崎区田辺新田1番1号
		富士電機株式会社内
		(74)代理人 100088339
		弁理士 篠部 正治
		Fターム(参考) 5H730 AA08 AS05 BB13 BB57 DD04
		DD26 DD32 FQ01 ZZ05 ZZ11
		7217


### (54) 【発明の名称】 超小型電力変換装置


## (57)【要約】

【課題】半導体装置基板、薄膜積層型の平面型磁気誘導素子および入、出力平滑コンデンサを有する電力変換装置の小型化を図る。

【解決手段】入、出力平滑コンデンサを作り込んだ積層 セラミックスアレイ21を基板として、その上にマイク ロ電源回路 I Cの半導体基板24と薄膜インダクタ31 とを重ねて貼り付け、または、一体型に形成して電気的 に接続する。







2

#### 【特許請求の範囲】

【請求項1】半導体集積回路の形成された半導体基板と、コイル状に形成された薄膜コイルを下部磁性体と上部磁性体とで挟んだ構成の平面型磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、前記コンデンサが積層セラミックコンデンサからなることを特徴とする超小型電力変換装置。

【請求項2】 稍層セラミックコンデンサを基板とし、その上に前記半導体基板を搭載し、その半導体基板上に平面型磁気誘導素子を形成することを特徴とする請求項1に記載の超小型電力変換装置。

【請求項3】前記平面型磁気誘導素子の薄膜コイルが、 前記下部磁性体に開けられたコンタクトホールを介し て、前記半導体集積回路と電気的に接続していることを 特徴とする請求項2に記載の超小型電力変換装置。

【請求項4】前記薄膜コイルと前記半導体集積回路とが、メッキ導体で接続されることを特徴とする請求項3 に記載の超小型電力変換装置。

【請求項5】前記薄膜コイルと前記半導体集積回路とが、スタッドバンプで接続されることを特徴とする請求 20 項3に記載の超小型電力変換装置。

【請求項6】前記上部磁性体が磁性体薄板であることを 特徴とする請求項2ないし5のいずれかに記載の超小型 電力変換装置。

【請求項7】磁性体薄板がフェライトからなることを特 徴とする請求項6に記載の超小型電力変換装置。

【請求項8】半導体基板に設けられた電極と、積層セラミックコンデンサ基板に設けられた電極とをワイヤボンディグすることを特徴とする請求項2ないし7のいずれかに記載の超小型電力変換装置。

【請求項9】前記積層セラミックコンデンサを基板とし、その上に前記平面型磁気誘導素子を形成し、その平面型磁気誘導素子上に前記半導体基板を搭載することを特徴とする請求項1に記載の超小型電力変換装置。

【請求項10】前記平面型磁気誘導素子の薄膜コイルが、前記上部磁性体に開けられたコンタクトホールを介して、前記半導体集積回路と電気的に接続していることを特徴とする請求項9に記載の超小型電力変換装置。

【請求項11】前記薄膜コイルと前記半導体集積回路と 特徴とする請求項1ないし5およびが、スタッドバンプで接続されることを特徴とする請求 40 れかに記載の超小型電力変換装置。 【請求項25】前記下部磁性体が、

【請求項12】前記下部磁性体が磁性体薄板であることを特徴とする請求項9ないし11のいずれかに記載の超小型電力変換装置。

【請求項13】前記磁性体薄板がフェライトからなることを特徴とする請求項12に記載の超小型電力変換装置。

【請求項14】前記下部磁性体に設けられた電極と、積 層セラミックコンデンサ基板に設けられた電極とをワイ ヤボンディグすることを特徴とする請求項9ないし13 50

のいずれかに記載の超小型電力変換装置。

【請求項15】フェライト薄板からなる下部磁性体上に 薄膜コイルを形成し、該薄膜コイルを上部磁性体で覆っ た構成の平面型磁気誘導素子の上に、半導体集積回路の 形成された半導体基板を搭載したものを、積層セラミッ クコンデンサ上に搭載したことを特徴とする超小型電力 変換装置。

【請求項16】前記上部磁性体が、磁性を有する微粒子を樹脂に分散させた磁性薄膜からなることを特徴とする 請求項15記載の超小型電力変換装置。

【請求項17】前記平面型磁気誘導素子の薄膜コイルが、前記上部磁性体に開けられたコンタクトホールを介して、前記半導体集積回路と電気的に接続していることを特徴とする請求項15または16のいずれかに記載の超小型電力変換装置。

【請求項18】前記薄膜コイルと前記半導体集積回路とが、スタッドバンプで接続されることを特徴とするる請求項17記載の超小型電力変換装置。

【請求項19】前記平面型磁気誘導素子のフェライト薄板に上面から下面に達する装置接続様電極が設けられていることを特徴とする請求項15ないし18のいずれかに記載の超小型電力変換装置。

【請求項20】前記フェライト薄板の周囲に前記装置接 続様電極が設けられていることを特徴とする請求項19 記載の超小型電力変換装置。

【請求項21】前記積層セラミックコンデンサ基板が、 複数のコンデンサ部分を有するコンデンサアレイである ことを特徴とする請求項2ないし20のいずれかに記載 の超小型電力変換装置。

【請求項22】前記積層セラミックコンデンサ基板に上面から下面に達する表面実装用電極が設けられていることを特徴とする請求項2ないし21のいずれかに記載の超小型電力変換装置。

【請求項23】前記積層セラミックコンデンサ基板の周囲に前記表面実装用電極が設けられていることを特徴とする請求項22に記載の超小型電力変換装置。

【請求項24】前記下部および上部磁性体が、磁性を有する微粒子を樹脂に分散させた磁性薄膜からなることを特徴とする請求項1ないし5および9ないし11のいずれかに記載の紹小刑雪力変換装置

【請求項25】前記下部磁性体が、磁性を有する微粒子を樹脂に分散させた磁性薄膜からなることを特徴とする 請求項6または7のいずれかに記載の超小型電力変換装置。

【請求項26】前記上部磁性体が、磁性を有する微粒子を樹脂に分散させた磁性薄膜からなることを特徴とする 請求項12または13のいずれかに記載の超小型電力変 換装置。

【請求項27】フェライト薄板からなる下部磁性体上に 薄膜コイルを形成し、該薄膜コイルを上部磁性体で覆っ た構成の平面型磁気誘導素子の上に半導体集積回路の形成された半導体基板を搭載した超小型電力変換装置において、前記フェライト薄板の上面から下面に達する表面 実装用電極が設けられていることを特徴とする超小型電力変換装置。

【請求項28】前記フェライト薄板の周囲に前記表面実装用電極が設けられていることを特徴とする請求項27記載の超小型電力変換装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体基板に形成した半導体集積回路(以下ICと記す)と、コイルやコンデンサ、抵抗などの受動部品で構成されるDC-DCコンバータなどの電力変換装置に関する。

#### [0002]

【従来の技術】近年、電子情報機器、特に携帯型の各種電子情報機器の普及が著しい。それらの電子情報機器は、電池を電源とするものが多く、DC-DCコンパータなどの電力変換装置を内蔵している。通常その電力変換装置は、スイッチング素子、整流素子、制御用ICな 20どの能動素子とコイル、トランス、コンデンサ、抵抗などの受動素子の各個別部品をセラミック基板やプラスチック等のプリント基板等の上に実装したハイブリッド型のモジュールとして、構成されている。

#### [0003]

【発明が解決しようとする課題】携帯用を含めた各種電子情報機器の小型軽量化の要望に伴い、内蔵される電力変換装置の小型化の要求も強い。ハイブリッド型電源モジュールの小型化は、MCM(マルチチップモジュール)技術や、積層セラミック部品等の技術により進歩してきている。しかしながら、個別の部品を同一基板上に、並べて実装するため、電源モジュールの実装面積の縮小化が制限されている。特にインダクタやトランス等の磁気誘導部品は、集積回路と比べると体積が非常に大きいために、電子機器の小形化を図る上で最大の隘路になっている。

【0004】これら磁気誘導部品の小型化に対する今後の方向としては、チップ部品として限りなく小さくし、面実装により電源全体を小さくする方向と、シリコン基板上に薄膜で形成する方向の二つが考えられる。近年、磁気誘導部品の小形化の要求に応えて、半導体技術の適用により、半導体基板上に薄型のマイクロ磁気素子(コイル、トランス)を搭載した例も報告されている。発明者も特願2000-008065において、そのような平面型磁気誘導部品を考案した。これにより、磁気誘導部品の薄型化とその実装面積の削減が可能となった。

【0005】図7(a)は半導体チップに集積した超小 型電力変換装置の部分断面図、図7(b)は図7(a) ミックコンデンサ基板に設けられた電極とをワイヤボンのA部拡大図である。スイッチング素子や制御回路等の 半導体装置を作りこんだ半導体基板1の表面上に、薄膜 50 半導体プロセス内で多用されている技術である。積層セ

コイル6を磁性薄膜4とフェライト薄板8とで挟んだ形の平面型磁気誘導素子11を薄膜技術により形成したものである。薄膜コイル6と半導体装置の電極9とは、直接接続されている。3、7は薄膜コイル6と磁性薄膜4、フェライト薄板8とを絶縁するための上下の絶縁膜である。例えば半導体チップ1の電極9と薄膜コイル7との接続は、通常メッキ法によりおこなわれる。半導体基板1には、スイッチ用高耐圧MOSFETや制御回路ICが集積されている。

【0006】しかしなお、個別チップ部品数が多いことや、また実装面積が大きいという問題があった。本発明の目的は、電力変換装置の小型化を容易にするコイル、トランス等の平面型磁気誘導部品およびそれを用いた超小型電力変換装置を提供することにある。

#### [0007]

【課題を解決するための手段】上記課題解決のため本発明は、半導体集積回路の形成された半導体基板と、コイル状に形成された薄膜コイルを絶縁膜を介して下部磁性体と上部磁性体とで挟んだ構成の平面型磁気誘導素子と、コンデンサとを有する超小型電力変換装置において、前記コンデンサが積層セラミックコンデンサからなるものとする。

【0008】例えば、積層セラミックコンデンサを基板とし、その上に半導体基板を搭載し、その半導体基板上に平面型磁気誘導素子を形成したものでも良いし、また積層セラミックコンデンサを基板とし、その上に平面型磁気誘導素子を形成し、その平面型磁気誘導素子上に前記半導体基板を搭載しても良い。従来チップコンデンサおよび抵抗を別付けしていたが、それらを積層セラミック構造の基板とし、その上に、半導体装置と平面型磁気誘導素子を重ねて形成するため、実装面積を従来のほぼ1/2に削減できる。

【0009】特に、積層セラミックコンデンサ基板が、 複数のコンデンサ部分を有するコンデンサアレイであれ ば、別付けチップ部品を必要とすることが無くなる。平 面型磁気誘導素子の薄膜コイルと、半導体集積回路と が、磁性体薄膜との間に挟まれる絶縁膜に開けられたコ ンタクトホールを介して、例えば、メッキ導体や、スタ ッドバンプで電気的に接続しているものとする。

【0010】そのようにすれば、半導体集積回路あるいは薄膜コイルの平面内で接続できるので、余分な面積を要しない。メッキ導体は薄膜コイルと一連のプロセスで実現可能であり、またバンプ電極は通常の半導体プロセス内で多用されている技術である。更に、上部磁性体がフェライト板のような磁性体薄板であれば、機械的強度をもつので、半導体基板に設けられた電極と、積層セラミックコンデンサ基板に設けられた電極とをワイヤボンディングするものとする。ワイヤボンディングも通常の半導体プロセス内で多用されている技術である。 辞録セ

6

ラミックコンデンサ基板に上面から下面に達する表面実 装用電極が、外周または内部に設けられていれば、表面 実装が可能になる。

#### [0012]

【発明の実施の形態】 [実施例1] 図1 (c) は、本発 明にかかる超小型電力変換装置の一つで、本発明第一の 実施例のDC/DCコンバータの斜視図であり、図2に示し た回路構成を具現化したものである。

【0013】すなわちこのDC/DCコンバータの主な回路 要素は、入力コンデンサCi、マイクロ電源用IC、薄 10 膜インダクタL、出力コンデンサCo 、および調整用の 抵抗RT、コンデンサCT を含む。これらのうち、薄膜 インダクタレをマイクロ電源用ICの半導体基板上に形 成する方法は知られている。例えば、前記特願2000 -008065において、マイクロ電源用ICを形成し たシリコン基板上に、ポリイミド等の絶縁膜を介してメ ッキにより薄膜コイルを形成する方法が開示されてい る。

【0014】図1 (a) はそのようなマイクロ電源用I Cと薄膜インダクタLとを一体化した一体化チップ34 の斜視図である。 [図2の実線で囲んだ部分]

一方、図1 (b) は、図2の実線で囲んだ以外の部分、 すなわち入力コンデンサCi、出力コンデンサCo、お よび調整用の抵抗RT、コンデンサCT を作り込んだ積 層セラミックコンデンサアレイ21である。22は各コ ンデンサの電極であるが、下面まで形成して実装用の電 極を兼ねても良い。ここでは簡単のため、2素子とした が、必要により更に多数のコンデンサアレイとすること もできる。

【0015】入力コンデンサCi、出力コンデンサCo は約1 $\mu$ F、調整用のコンデンサCT は数千pF~1 $\mu$ F 、抵抗RT は数百 $\Omega$ ~数k  $\Omega$ のオーダーである。アル ミナと金属薄膜とを100層程積層すると、2×1mm² で1μF の容量とすることができる。積層セラミックコ ンデンサアレイの積層数と素子配置を調整して底面積 を, 半導体基板もしくは平面型磁気誘導素子の大きい方 とほぼ同じか、電極端子形成分だけ大き目にしておくこ とにより、積層型セラミックコンデンサアレイ基板上に 半導体装置および平面型磁気誘導素子を無駄なスペース 無しに積み重ねる構造とできる。

【0016】図1 (c) のDC/DCコンバータは、図1 (b) のセラミック積層コンデンサアレイ21に図1 (a) の一体化チップ4を搭載し、ボンディングした

後、樹脂35でモールドしたものである。23はICの 取り出し電極である。図3は図1 (c)のDC/DCコンバ ータの断面図である。セラミック積層コンデンサアレイ 21上に、マイクロ電源用 I Cの半導体基板 2 4 および 薄膜インダクタ31とが積み重ねられている様子が良く わかる。

その両側の磁性体とからなるが、特にこの例では上側磁 性体はフェライト薄板26として、機械的強度を持たせ ている。勿論薄膜コイル27と磁性体との間には絶縁体 が挟まれ、絶縁されている。図1 (c) のDC/DCコンバ ータの製造方法は、例えば次のような順序とする。ま ず、マイクロ電源用ICを作り込んだ半導体基板24に **塗布、蒸着、メッキ、フォトエッチ等により薄膜インダ** クタ31を形成し、チップ化する。

【0018】一方複数のコンデンサと抵抗を一括形成し た積層セラミックコンデンサアレイ基板21 (厚さ0. 5 mm ) をダイシングによりチップサイズに切り出した 後、実装用電極23とIC取り出し電極22とをメッキ により形成する。その積層セラミックコンデンサアレイ 基板21上に薄膜インダクタ31を形成した一体化チッ プ34の裏面を接着材で貼り合わせ、半導体基板24の 電極と積層セラミックコンデンサアレイ基板21の周囲 に形成した装置接続用電極23とをワイヤ25でボンデ イングする。

【0019】従来のDC/DCコンバータでは、2~3個の 入出力電圧平滑用コンデンサと調整用のチップコンデン サおよび抵抗を回路モジュール基板に並べて実装してい たが、この実施例のDC/DCコンバータでは、それらのコ ンデンサおよび抵抗を積層セラミック構造によりアレイ 状に一体形成し, その上に, 半導体装置と平面型磁気誘 導素子を重ねて形成するため、実装面積が従来のほぼ1 /2に削減できた。

【0020】その他の効果として、一個の部品のみでDC /DCコンバータが形成でき、かつ表面実装部品と同様の 端子電極構造となっているため、応用機器の回路におい て部品の実装が容易となる。

[実施例2]図4は、本発明の第二の実施例のDC/DCコ ンバータの断面図である。

【0021】セラミック積層コンデンサアレイ21上 に、マイクロ電源用 I Cの半導体基板 2 4 と薄膜インダ クタ31とが積み重ねられているのは、実施例1と同じ であるが、製法および構造が少し異なる。半導体基板2 4と薄膜インダクタ31とを離して描いてあるのは分か りやすくするためであり、両者は半導体基板24側のス タッドバンプ30により接合される。

【0022】図4のDC/DCコンバータの製造方法は、例 えば次のような順序とする。この例では薄膜インダクタ 31をマイクロ電源用ICとは別に次のような方法で作 って置く。フエライト薄板26(厚さ500μm以下) を基板として薄膜コイル27および絶縁膜まで形成した 後、表面を磁性体微粒子を分散攪拌させたエポキシ樹脂 28をスクリーン印刷により埋め込み、推積させる。こ の時、薄膜コイル27の両端の端子部は、マスクにより 開口した構造とする。

【0023】一方、実施例1と同様の積層セラミックコ 【0017】薄膜インダクタ31は、薄膜コイル27と so ンデンサアレイ基板21の表面上にマイクロ電源用IC

8

を作り込んだシリコン基板24の裏面を貼り合わせ、シリコン基板24の電極と積層セラミックコンデンサアレイ基板21の実装用電極23とをワイヤ25でボンデイングし、また、シリコン基板24の電極上に薄膜インダクタ31の端子と接続するためのスタッドバンプ30(高さ80μm)も形成しておく。

【0024】次に、薄膜インダクタ31の端子とスタッドバンプ30の位置を合せて、熱圧着もしくは接着材を介して、貼り合わせる。薄膜コイル27と磁性体との間には絶縁体が挟まれ、絶縁されている。この実施例のDC 10/DCコンバータでは、コンデンサおよび抵抗を積層セラミック構造によりアレイ状に一体形成し、その上に、半導体装置と平面型磁気誘導素子を重ねて形成するため、実施例1と同様に実装面積が従来のほぼ1/2に削減できた。

【0025】 [実施例3] 図5は本発明の第三の実施例のDC/DCコンバータの断面図である。この例では、セラミック積層コンデンサアレイ21上の、マイクロ電源用ICの半導体基板24と薄膜インダクタ31との位置がこれまでの二例と異なり、薄膜インダクタ31の上に半導体基板24が載っている。この場合も半導体基板24と薄膜インダクタ31とを離して描いてあるのは分かりやすくするためであり、両者は半導体基板24側のスタッドバンプ30により接合される。

【0026】図4のDC/DCコンバータの製造方法は、例えば次のような順序とする。フェライト薄板26(厚さ500μm以下)上に薄膜コイル27を形成し、その間および表面を磁性体微粒子を分散攪拌させたエポキシ樹脂28をスクリーン印刷により埋め込んで薄膜インダクタ31を作る。ここで、この薄膜インダクタ31にの薄30膜コイル27の端子部には、半導体基板24と接続するための開口部をもつ構造とする。また、積層セラミックコンデンサアレイ21の実装用電極23とを接続するための接続部29も設けられている。この接続部29は、薄膜コイル27と同時にメツキにより形成することができる。

【0027】この薄膜インダクタ31をセラミック積層コンデンサアレイ21上にエポキシ接着剤で貼り合わせる。一方、電極にスタッドバンプ30を形成したマイクロ電源用ICの半導体基板24を準備し、そのスタッド 40バンプ30を薄膜コイル27の開口部と位置合わせし、熱圧着もしくは接着材で接合する。

【0028】最後に、薄膜インダクタ31の接続部29と積層セラミックコンデンサアレイ基板21に形成した実装用電極23または取り出し電極22とをワイヤ25でボンデイングする。この実施例のDC/DCコンバータでも、同様に実装面積が従来のほぼ1/2に削減できた。【0029】[実施例4]図6は、本発明の第四の実施例のDC/DCコンバータの断面図である。この例では、実施例3と同様にセラミック積層コンデンサアレイ1上

に、薄膜インダクタ11、マイクロ電源用ICの半導体 基板4の順に積み重ねられている。

【0030】図6のDC/DCコンバータの製造方法は、例えば次のような順序とする。積層セラミックコンデンサアレイ21の全表面上に、磁性体微粒子を分散攪拌させたエポキシ樹脂28をスキージ印刷もしくは、スピンコートで塗布し、硬化させる。その後、これを基板として、電解メッキにより薄膜コイル27を形成し、その間および表面を磁性体微粒子を分散攪拌させたエポキシ樹脂28をスクリーン印刷により埋め込んで薄膜インダクタ31を作る。この薄膜インダクタ31の薄膜コイル27の端子部には、半導体基板24と接続するための開口部をもつ構造とする。また外周部に、接続部29も設けられている。この接続部29は、薄膜コイル27と同時に形成することができる。

【0031】次に、積層セラミックコンデンサアレイ2 1の外周側面に実装用電極23とIC用取り出し電極2 2をメッキにより形成する。一方、電極にスタッドバン プ30を形成したマイクロ電源用ICの半導体基板24 を準備し、そのスタッドバンプ30を薄膜コイル27の 開口部と位置合わせし、熱圧着もしくは接着材で接合する。

【0032】この実施例のDC/DCコンバータでも、同様に実装面積が従来のほぼ1/2に削減できた。またこの例では、積層セラミックコンデンサアレイ1と薄膜インダクタ31との一体構造体を複数個を同一基板で一括形成可能が可能であり、量産性が向上する。

【0033】[実施例5]図8は、本発明の第五の実施例のDC/DCコンパータの断面図である。この例では、薄膜インダクタをフェライト基板上に形成しその上に半導体基板を搭載したものをセラミック積層コンデンサアレイ21上に搭載する構成となっている。

【0034】図8のDC/DCコンバータの製造方法は、例えば図9に記載のような順序で形成する。図9(a)では、フェライト薄板26(厚さ500 $\mu$ m以下)に貫通孔を形成する。この例では、直径0.5mmの孔を形成した。この貫通孔は、サンドブラストまたはレーザー加工もしくは型形成により、形成することができる。

【0035】次に図9(b)において、この貫通孔以外の部分をマスク34でマスクしたスクリーン印刷により、貫通孔に導電性ペースト(例えばAgペースト)を埋めて焼結させる。図9(c)において、薄膜コイル27および接続部29を形成した後、スクリーン印刷により磁性体微粉末分散エポキシ樹脂28を薄膜コイル27間に埋め込むとともに表面を覆う[図9(d)]。

【0036】図9(e)では、半導体基板24の図示しない電極と薄膜コイル27および接続部29とをスタッドバンプ30を介して接続し、アンダーフィル(ここではエポキシ系切着剤)33により固着させる。次に図中の一点鎖線に沿ってダイシングにより切り離して平面型

磁気誘導素子と半導体基板との一体構造体 [図9 (f)]を得る。

【0037】図10に、平面型磁気誘導素子の上に半導体基板を搭載した一体構造体の断面図および上平面図を示す。接続部29は、半導体基板と接続される配線となっており、積層セラミックコンデンサアレイと接続される接続電極22とも接続されている。これを図8に記載されたようにセラミック積層コンデンサアレイ21上に搭載し、接続電極22を導電性接着剤により接続する。

【0038】 [実施例6] 図11は、本発明の第五の実 10 施例のDC/DCコンバータの工程断面図である。この例では、実施例5と同様に薄膜インダクタをフェライト基板上に形成し、その上に半導体基板を搭載したものをセラミック積層コンデンサアレイ21上に搭載する構成となっている。

【0039】図11のDC/DCコンバータの製造方法は、例えば次のような順序で形成する。図11(a)では、実施例5と同様にフェライト薄板26(厚さ500μm以下)に貫通孔を形成する。図11(b)において、無電解メッキにより接続導体22を形成し、底面をレジス 20ト材で被覆する。

【0040】図11(c)において、薄膜コイル27および接続部29を形成した後、裏面のレジスト材を除去する。図11(d)において、スクリーン印刷により磁性体微粉末分散エポキシ樹脂28を薄膜コイル27間に埋め込むとともに表面を覆う。図11(e)では、実施例5と同様に半導体基板24の図示しない電極と薄膜コイル27および接続部29とをスタッドバンプ30を介して接続し、アンダーフィル(ここではエポキシ系切着剤)33により固着させる。次に図中の一点鎖線に沿っなダイシングにより切り離して平面型磁気誘導素子と半導体基板との一体構造体を得る。

【0041】この実施例においても、図10の構成を図8に記載されたように接続電極22を導電性接着剤により接続してDC/DCコンバータを得る。

#### [0042]

【発明の効果】以上説明したように従来のDC/DCコンバータ回路のような電力変換装置では、2ないし3個の入出力電圧平滑コンデンサと調整用のチップコンデンサおよび抵抗をモジュール基板上に並べて実装していたが、本発明においてはそれらを積層セラミック構造のアレイ基板とし、その上に半導体装置と平面型磁気誘導素子を

重ねて形成するため、DC/DCコンバータモジュールの実 装面積を従来のほぼ1/2に削減できる。

【0043】また、DC/DCコンバータを一チップ化でき、かつ表面実装部品と同様の端子電極構造とすることができるため、応用機器の回路において部品の実装が容易となる。

#### 【図面の簡単な説明】・

【図1】(a)はマイクロ電源用ICと薄膜インダクタとを一体化した一体化チップの斜視図、(b)は積層セラミックコンデンサアレイの斜視図、(c)は本発明にかかるDC/DCコンバータの斜視図

【図2】図1 (c)のDC/DCコンバータの回路構成図

【図3】図1 (c) のDC/DCコンバータの断面図

【図4】本発明の実施例2の断面図

【図5】本発明実施例3の断面図

【図6】本発明実施例4の断面図

【図7】 (a) は半導体チップに集積した超小型電力変 換装置の部分断面図、(b) は図7 (a) のA部拡大図

【図8】本発明実施例5の断面図


【図9】(a)~(f)は図8の平面型磁気誘導素子と 半導体基板との一体構造体の工程順断面図


【図10】(a)は平面型磁気誘導素子の上に半導体基板を搭載した一体構造体の断面図、(b)は上平面図

【図11】 (a) ~ (e) は実施例6の磁気誘導素子と 半導体基板との一体構造体の工程順断面図

#### 【符号の説明】

- 21 積層セラミックコンデンサアレイ基板
- 22 実装用電極
- 23 【C用取り出し電極
- 24 半導体基板
  - 25 ワイヤ
  - 26 フェライト薄板
  - 27 薄膜コイル (Cu)
  - 28 磁性体微粒子分散エポキシ樹脂
  - 29 接続部
  - 30 スタッドバンプ
  - 31 薄膜インダクタ
  - 32 一体化チップ
  - 33 アンダーフィル
- 0 34 マスク
  - 35 モールド樹脂





【図11】

